Micron investiert in Japans KI-Speicherchips

Lisa Ernst · 29.11.2025 · Technik · 8 min

Micron Technology plant in Hiroshima ein neues Werk für High-Bandwidth-Memory-Chips (HBM) und investiert dafür rund 1,5 Billionen Yen, etwa 9,6 Milliarden US-Dollar. Ziel ist es, den steigenden Speicherbedarf moderner KI-Systeme zu decken. Diese Investition ist ein klares Signal für die Verschiebung des Engpasses im KI-Stack von der Rechenleistung zur Speicherbandbreite.

Quelle: Eigene Darstellung

Microns Investition in Japan

Micron Technology plant den Bau einer neuen Fabrik für Speicherchips in Hiroshima. Die Investition beläuft sich auf rund 1,5 Billionen Yen, was etwa 9,6 Milliarden US-Dollar entspricht. Das Werk soll High-Bandwidth-Memory-Chips (HBM) für KI-Anwendungen und Rechenzentren produzieren. Diese Chips sind speziell für Beschleuniger wie GPUs konzipiert, die große Sprachmodelle und andere rechenintensive KI-Workloads ausführen (Reuters).

Der Baubeginn auf einem bestehenden Micron-Gelände in Hiroshima ist für Mai des kommenden Jahres geplant. Die ersten Chip-Lieferungen werden für etwa 2028 erwartet (Reuters). Das japanische Wirtschaftsministerium METI unterstützt das Projekt mit bis zu 500 Milliarden Yen. Dies reiht sich in eine Serie großvolumiger Subventionen für fortgeschrittene Halbleiterwerke ein (Reuters).

Bereits im September 2025 kündigte METI an, Micron für sein DRAM-Werk in Hiroshima mit Fokus auf High-Bandwidth-Memory und EUV-Lithografie mit bis zu 536 Milliarden Yen zu fördern (TrendForce). Diese Förderung ergänzt frühere Zuschüsse von 46,5 Milliarden Yen aus dem Jahr 2022 für den Ausbau der DRAM-Produktion in Hiroshima (Reuters). Hiroshima entwickelt sich damit zu einem zentralen Knotenpunkt für DRAM- und HBM-Produktion in Japan, mit geplanter Massenfertigung von 1-Gamma-DRAM ab 2027 und einem klaren Fokus auf High-Bandwidth-Memory als Wachstumssegment (TrendForce).

Quelle: finanznachrichten.de

Micron Technology investiert massiv in den Ausbau seiner Produktionskapazitäten für KI-Speicherchips.

Bedeutung von HBM für KI

High-Bandwidth-Memory (HBM) ist eine spezielle Form von DRAM. Dabei werden mehrere Speicherchips vertikal gestapelt und über Through-Silicon-Vias (TSVs) mit einem extrem breiten Interface an GPU oder CPU angebunden (Wikipedia). Dieser 3D-Stack liefert im Vergleich zu klassischem DDR- oder GDDR-Speicher bei ähnlicher Leistungsaufnahme ein Vielfaches an Bandbreite auf deutlich kleinerer Fläche (Wikipedia).

Aktuelle HBM-Generationen zeigen eine rasante Entwicklung: HBM3 erreicht pro Stack über 800 GB/s, HBM3E bis zu rund 1,2 TB/s durch Steigerung von Taktraten und Stack-Höhen (Wikipedia; Micron). Der neue HBM4-Standard von JEDEC ermöglicht pro Stack Bandbreiten von bis zu etwa 2 TB/s bei Kapazitäten von bis zu 64 GB je Stapel (All About Circuits).

NVIDIAs H200-GPU kombiniert 141 GB HBM3E mit einer Speicherbandbreite von 4,8 TB/s und verdoppelt damit grob die Kapazität gegenüber der H100-Generation (NVIDIA). Micron liefert für diese Plattform 24-GB-HBM3E-Stacks und entwickelt 36-GB-12-High-Stacks für größere Modelle und kommende GPUs (Micron; Micron). Ein 36-GB-HBM3E-Stack ermöglicht es, ein Modell wie LLaMA 2 mit 70 Milliarden Parametern auf einem einzelnen Prozessor laufen zu lassen, ohne ständiges Hin- und Herladen zwischen GPU und CPU (Micron).

Analysen zeigen, dass alle führenden AI-GPUs inzwischen vollständig auf HBM setzen und weitere Generationen noch höhere Stack-Höhen und Bandbreiten anstreben (SemiAnalysis). Die Rechenleistung von KI-Hardware wächst schneller als die verfügbare Speicherbandbreite, wodurch HBM zum dominierenden Flaschenhals wird, insbesondere bei großen Sprachmodellen mit vielen Kontext-Tokens und Key-Value-Caches (Semiconductor Engineering; arXiv). Für Entwickler bedeutet dies, dass selbst bei zusätzlichen GPUs oft die verfügbare HBM-Kapazität und -Bandbreite limitiert, wie groß ein Modell, ein Batch oder ein Kontextfenster sein darf (Semiconductor Engineering).

Quelle: retail-news.de

High Bandwidth Memory (HBM) ist entscheidend für die Leistungsfähigkeit moderner KI-Anwendungen.

Japans Halbleiterstrategie

Japan verfolgt seit einigen Jahren eine explizite „Semiconductor and Digital Strategy“, die Halbleiter, digitale Infrastruktur, Software und Cloud als strategische Basistechnologien definiert (meti.go.jp; cicc.or.jp). Die Strategie betont die Rolle von Chips für 5G, künstliche Intelligenz, IoT und autonome Systeme und verknüpft technologische Souveränität direkt mit nationaler Sicherheit (Access Partnership).

Im Januar 2025 stellte Japan über den Haushalt rund 1,05 Billionen Yen für Forschung an Next-Gen-Chips und Quantencomputing bereit. Zusätzlich wurden etwa 471 Milliarden Yen für die Förderung inländischer Chipproduktion reserviert (The Quantum Insider). Diese Summen ergänzen laufende Programme, die TSMC, Rapidus und internationale Speicherhersteller nach Japan holen oder ausbauen (amro-asia.org).

Micron ist ein Schlüsselspieler in dieser Strategie. Neben dem neuen 1,5-Billionen-Yen-Projekt erhält das Unternehmen bis zu 536 Milliarden Yen an direkten Subventionen für die Erweiterung der Hiroshima-Fertigung mit Fokus auf HBM und 1-Gamma-DRAM (TrendForce; semicone.com). Bereits 2022 unterstützte METI Micron mit 46,5 Milliarden Yen beim Ausbau einer bestehenden DRAM-Linie, ebenfalls mit Verweis auf Versorgungssicherheit und geopolitische Risiken (Reuters).

Analysen, etwa des Alan-Turing-Instituts, zeigen, dass Japan bewusst führende Fertigung zurück ins Land holen und gleichzeitig seine Rolle bei Materialien, Equipment und Packaging in der globalen Lieferkette ausbauen will (cetas.turing.ac.uk). Das neue Werk für KI-Speicherchips fügt sich in dieses Bild ein: Es stärkt die eigene Position bei kritischen Komponenten und reduziert die Abhängigkeit von einzelnen Standorten wie Taiwan (Reuters).

Globaler HBM-Wettbewerb

HBM-Speicher ist laut Analysen der „Financial Times“ zu einem zentralen Schauplatz im KI-Hardwaremarkt avanciert (Financial Times). Der Markt wird derzeit hauptsächlich von drei Herstellern dominiert: SK hynix, Samsung und Micron. Diese konkurrieren um Design-Wins bei Nvidia, AMD und anderen großen Beschleuniger-Anbietern (Financial Times).

SK hynix hat sich mit frühen HBM-Generationen und speziellen Packaging-Techniken eine starke Position als Lieferant für Nvidia erarbeitet (Financial Times). Samsung holt mit zertifizierten HBM3E-Stacks für Nvidia-Plattformen auf, nachdem das Unternehmen zunächst vor allem AMDs Instinct-Karten beliefert hat (Tom's Hardware). Micron wiederum meldet, bereits Muster seiner HBM4-Chips mit bis zu 2,8 TB/s Bandbreite pro Stack auszuliefern und damit über die offiziellen HBM4-Spezifikationen hinauszugehen (TechRadar).

Parallel dazu hat JEDEC im Frühjahr 2025 den HBM4-Standard offiziell veröffentlicht, der Bandbreiten bis etwa 2 TB/s pro Stack und bis zu 64 GB Kapazität pro HBM-Turm vorsieht (EDN; All About Circuits). Nvidia drängt seine Lieferanten Berichten zufolge sogar dazu, über diese Spezifikation hinauszugehen und HBM4-Stacks mit rund 10 Gbps pro Pin zu liefern, um zukünftige GPUs wie die Rubin-Plattform stärker an AMDs MI450-Generation vorbeizuschieben (Tom's Hardware).

Die globale Lieferkette für KI-Speicherchips ist eng verzahnt zwischen GPU-Herstellern, HBM-Anbietern und staatlicher Industriepolitik. Analysen von AMRO und anderen Institutionen betonen, dass Japan, die USA, Südkorea, Taiwan und die EU massiv in Halbleiter-Ökosysteme investieren, um im KI-Zeitalter nicht von einzelnen Ländern oder Firmen abhängig zu sein (amro-asia.org; Financial Times).

Für HBM-Lieferketten bedeutet dies konkret, dass Standorte wie Hiroshima, koreanische Fertigungen von SK hynix, Samsung-Werke und perspektivisch weitere HBM-Kapazitäten – etwa in den USA oder Europa – ein Netzwerk bilden, das mit Exportkontrollen, Subventionen und technologischen Standards permanent neu austariert wird (Financial Times; cetas.turing.ac.uk).

Quelle: aktienmagazin.de

Micron-Speicherchips sind integraler Bestandteil leistungsstarker KI-Infrastrukturen wie der AMD Instinct MI350.

Auswirkungen für Unternehmen & Entwickler

Für Betreiber von Rechenzentren, Cloud-Plattformen und KI-Startups ist HBM ein handfester Kosten- und Kapazitätsfaktor. Ein H200-Node mit 8 GPUs und jeweils 141 GB HBM3E kann mehr als ein Terabyte extrem schnellen GPU-Speicher bereitstellen. Dies ist ideal für sehr große Sprachmodelle oder lange Kontexte, aber auch extrem teuer in der Anschaffung (NVIDIA; Supermicro).

Berichte von Hardware-Anbietern und Analysen von Cloud-Plattformen zeigen, dass viele KI-Workloads heute klar speichergebunden sind. Mehr HBM-Bandbreite bringt oft deutlich mehr Durchsatz als zusätzliche TFLOPS Rechenleistung (intelmarketresearch.com; openmetal.io). Arxiv-Studien zu LLM-Inference bestätigen, dass insbesondere die Dekodierphase durch Speicherbandbreite und -zugriffsmuster limitiert wird, nicht durch nackte Rechenleistung (arXiv; arXiv).

Die Micron-Investition in KI-Speicherchips in Japan bedeutet für Unternehmen vor allem zwei Dinge: Erstens steigen ab dem Zeitraum um 2028 die Chancen, dass mehr HBM-Kapazität im Markt verfügbar ist und die angespannte Liefersituation etwas entspannter wird, insbesondere wenn Micron HBM4- und HBM4E-Kapazitäten parallel aufbaut (Reuters; TechRadar). Zweitens steigt der Druck auf Wettbewerber, ebenfalls massiv in HBM-Fertigung und Packaging zu investieren, was mittel- bis langfristig mehr Angebotsvielfalt und Innovation erwarten lässt (Financial Times).

Für Entwickler und Architekten von KI-Systemen ist die Konsequenz pragmatisch: Es lohnt sich, HBM als eigene Planungsgröße zu behandeln – ähnlich wie Parameteranzahl oder FLOPS – und Roadmaps für eigene Modelle an der absehbaren Speicherentwicklung auszurichten (Semiconductor Engineering; Lam Research Newsroom). Wer heute Infrastrukturentscheidungen trifft, sollte berücksichtigen, dass künftige GPU-Generationen mit HBM4 und darüber hinaus nicht nur mehr Bandbreite, sondern auch größere, flexible Speicherstacks mitbringen werden, oft mit enger Kopplung an Packaging-Technologien wie CoWoS oder 2.5D/3D-Integration (Lam Research Newsroom; Lam Research Newsroom).

Fazit

Microns neues Milliardenwerk für HBM-Speicher in Hiroshima ist ein deutliches Signal, dass sich der Engpass im KI-Stack von der Rechenleistung hin zur Speicherbandbreite verlagert. Die Kombination aus massiver staatlicher Förderung durch Japan, aggressiven Produktplänen für HBM3E und HBM4 sowie dem wachsenden Bedarf großer KI-Modelle macht klar: Wer die Zukunft von KI verstehen will, muss die Dynamik im Markt für High-Bandwidth-Memory und die globale Lieferkette dahinter im Blick behalten (Reuters; Financial Times).

Für Teams, die heute an KI-Produkten arbeiten, bleibt es bis mindestens Ende des Jahrzehnts eine Kernaufgabe, Speicherverbrauch und Bandbreite bewusst zu managen – und gleichzeitig genau zu beobachten, wie schnell neue HBM-Kapazitäten wie das Micron-Werk in Hiroshima tatsächlich ans Netz gehen (Semiconductor Engineering; amro-asia.org).